NEWS > 筑波大学計算科学研究センター “Intel Xeon Phi Advanced Training Class” 講習会(10/23~24)

 2014年09月24日 16:35:09

筑波大学計算科学研究センター “Intel Xeon Phi Advanced Training Class” 講習会(10/23~24)

日程:10月23日(木) 10:00~17:00、24日(金) 10:00~17:00
会場:計算科学研究センター 国際ワークショップ室

筑波大学計算科学研究センターでは、Intel Xeon Phiコプロセッサを搭載した超並列演算加速クラスタ COMA (PACS-IX) を運用中で、HPC・学際共同利用・大規模一般利用等のプログラムの下で多くのユーザに利用頂いています。この度、Xeon Phiコプロセッサの性能をより高く引き出し、多くの科学技術計算アプリケーションに適用して頂くべく、Intel社の協力の下で “Intel Xeon Phi Advanced Training Class” を本センター主催のセミナーとして開催することになりました。本セミナーは、米国Intel社の講師を招き、ハンズオンセッション形式での本格的な演習を伴う2日間の講習会として開催します。

本講習会は既にCOMAにアカウントをお持ちの方、利用プログラムに登録されこれから利用する方はもちろん、その他の一般の方にも無料で参加頂けます。また、COMAにアカウントをお持ちでない方はハンズオンセッションに参加頂くために臨時アカウントを発行致します。
COMAの正規ユーザ(既にアカウントをお持ちの方、アカウントを作成する権利のある方)以外の一般の参加者に関しては、原則として、公的な教育・研究機関に所属されている研究者・学生の方を対象としますが、それ以外にも本センターの趣旨に沿う場合はこれに限らず参加を認めます。本センターの目的・趣旨に関しては
http://www.ccs.tsukuba.ac.jp/ccs_introduction/mokuteki
をご覧下さい。参加資格等についてご質問のある場合は、末尾に示す問い合わせ先までメールにてご連絡ください。

本講習会は全て英語によって行います。日本語による質問等はお答えしかねますので、予めご了承下さい。

本講習会に参加頂くためには以下の準備が必要です。

・各自、COMAシステムへのsshによるリモートログインを行うためのノートPC等の端末をご持参下さい。(本センターでは当日講習会用の端末の貸し出しは致しません)
・持参されるノートPCはCOMAに対してのsshログインが可能な状況に予め設定頂きます。具体的には、sshログインクライアントが実行可能となっており、ログインのためのsshプライベートキーが設定された状態でお持ち下さい。
・HPCI、学際共同利用、大規模一般利用等のCOMA利用プログラムで既にアカウントをお持ちの方はそのアカウントでログイン可能なように準備下さい。
・COMA利用プログラムでアカウントを持つ権利はあるが、まだアカウントを作成していないという方は、当日までにアカウントを取得して下さい。
・それ以外の一般の方は臨時アカウントを発行致します。アカウント発行の際にはCOMAシステムにssh公開鍵を設置しますので、予め公開鍵を準備の上お申し込み下さい。また、これに対応するsshプライベートキーはお手元のノートPC上に設定下さい。
・COMAへのアカウント作成(通常のアカウント及び臨時アカウントを含む)はセミナー当日の1週間前までに完了し、セミナー当日の3日前までにテストログインを済ませて下さい。
なお、当日になってのアカウント発行作業やログイン不可能等の技術的トラブルに対しては、講習会会場では一切対応致しませんので、必ずテストログインが成功した状態でご参加下さい。

“Intel Xeon Phi Advanced Training Class” 講習会 参加登録フォーム
参加登録期限:10月16日(木) 9:00まで

本講習会の内容及び講師は以下の通りです。

Advanced Training Class: Exploiting Intel® Xeon Phi™ for HPC applications

Summary

The advanced training class helps developers, users, and system administrators with HPC applications on Intel® parallel systems with a focus on Intel® Xeon Phi™ manycore architecture platforms.

The class is originally designed as two one-day sessions, preferably including laboratory work either on existing codes or on codes of interest to a particular customer. The instructors are very experienced in parallel programming and in Intel products so it is easy to alter the course content to accommodate a particular customer by spending more or less time on particular content or by adding laboratory sessions specific to the customer.

Day 1

1 Think Parallel

HPC codes have used MPI and similar models to scale to multiple nodes, but increasingly parallelism is also required within a node, and even within a single core. Application programmers must be prepared to address parallelism at the message passing, threading, and SIMD layers. Session 1 reviews modern Intel parallel architectures and includes an overview of the Xeon Phi hardware and software architecture.

2 Xeon Phi Introduction

The current version of Xeon Phi is the processor code-named KNC. Session 2 dives more deeply into the KNC architecture including the software stack, the threading models, and the cache and memory architecture. It highlights the similarities and differences between KNC and Xeon “big cores” and discusses the various KNC programming models.

3 Getting Started on Xeon Phi

Session 3 is a practical session showing exactly how to use the Intel tool chain and software stack to compile and run programs on KNC. This session can also be an introduction to a laboratory in which participants get their own codes working on a KNC system.

A major part of session 3 is an introduction to application performance analysis. Techniques such as cache blocking, memory layout and alignment, and large pages are discussed. Tools such as Intel Vtune™ Amplifier are introduced.

Day 2

4 Multi-level Parallelism

Session 4 explores advanced threading methods for KNC such as various approaches to nested parallelism within the part. It also discusses advanced optimizations for MPI programs that use both KNC and the host Xeon nodes.

5 Enabling HPC applications

Session 5 s a deep exploration of specific HPC applications that have been successfully enabled on Xeon Phi and other Intel architectures.

6 Porting and Tuning

Session 6 applies the methods described in the previous sessions to a variety of HPC applications. This is another excellent place to add a laboratory session targeted to specific users.

講師について:

Larry Meadows has been working in HPC since graduating Reed College in 1982. After several years working on array processors he co-founded The Portland Group (PGI) in 1989 and supplied compilers to numerous early HPC machines including the first teraflop computer, Intel’s ASCI Red. He left PGI in 1999 and worked for Sun on various parallel machines until joining Intel as a Principal Engineer in 2004. At Intel Larry has been a specialist in HPC with concentration on runtime libraries, micro architecture tuning, and extreme HPC applications performance.

お問い合わせについて:

このセミナーに関するお問い合わせは seminar[at]ccs.tsukuba.ac.jp 宛にお願いいたします。

Top